與PVT法不同的是，TSSG法生長SiC晶體過程中固-液界面附近具有更低的生長溫度和更小的溫度梯度，有助于弱化晶體內部應力并提高臨界剪切應力值。同時，溶液法長晶過程中所釋放的結晶潛熱比氣相法中釋放的結晶潛熱更低，可增強界面附近生長環境的穩定性。上述特點促使TSSG法在制備SiC晶體中表現出多方面的技術優勢。微管是限制SiC材料應用的主要障礙之一，被稱為“殺手型”缺陷，其存在會增加器件漏電流并降低擊穿電壓，甚至導致器件永久失效[57]。在PVT制備SiC晶體過程中，除了繼承籽晶固有的缺陷外，不成熟的籽晶粘接技術和意外生成的夾雜包裹同樣容易造成晶體內部新增微管并在后續晶體生長過程中被繼承和延伸[58-59]。研究證實，利用TSSG法可以對襯底中已有的微管進行有效覆蓋和閉合并確保在之后的生長過程中不會新增，從而實現真正意義上的零微管。利用PVT法制備的SiC晶體典型的貫穿型螺旋位錯（TSD）、貫穿型刃型位錯（TED）和基平面位錯（BPD）密度分別為300~500、2000~5000及500~1000cm-2[10]。晶體內部過高的位錯密度對于器件制造顯然不利，尤其是BPD，將導致雙極性器件嚴重退化。在今后的SiC電力電子領域中，進一步開發低位錯化技術仍然是一個重要的課題。2004年Nakamura等利用PVT法并結合重復a面技術（RAF）成功制備了超高質量的SiC晶體，20mm直徑的襯底的腐蝕坑密度（EPD）比傳統PVT法制備的SiC襯底的EPD值低了三個數量級。2014年，Kondo等[62]利用RAF技術制備了6英寸高質量SiC襯底，其TSD和BPD分別為302cm-2和324cm-2。可見，RAF技術是降低位錯密度、改善結晶質量極其有效的生長方法，但由于需要反復進行{112?0面和{11?00面的生長，對晶體尺寸要求很高，無論從技術還是成本上都存在很大的挑戰。TSSG法制備SiC晶體過程中由于生長界面的溫度分布較為均勻，釋放的結晶潛熱較低，所引起的熱應力較小，進而可以有效抑制位錯缺陷的增殖[63]。同時，該生長技術在位錯轉換和消除方面優勢顯著，晶體生長過程中表面宏觀臺階會迫使沿晶體生長方向延伸的TSD和TED分別轉變為基平面上的擴展型堆垛層錯（SFs）和BPD缺陷，并進一步沿臺階流[112?0]方向遷移，直至終止于晶體外側，從而實現具有低位錯密度的SiC晶體制備[64-66]。Yamamoto等[67]利用TSSG法在Si-Cr體系下制備了SiC晶體，指出相對于SiC籽晶，生長層內的TSD密度從2000cm-2減少至30cm-2，而BPD密度從2000cm-2減少至500cm-2，降幅顯著。隨著生長層厚度的增加，TSD密度將進一步降低，當厚度達到4.4μm時，TSD轉換為擴展型缺陷的轉換率達90%，進一步當生長層厚度為10μm時，轉換率超過99%。為了將轉換后的擴展型缺陷推移至晶體外側，獲得更高厚度的SiC晶體是十分必要的且所需生長的厚度與籽晶偏軸角度和晶體直徑有關[66,68]。此外，位錯的轉換行為及轉化效果與臺階高度、臺階形貌及臺階橫向擴展速率存在強關聯性，所謂臺階形貌是指基面與臺階斜面之間的夾角，夾角越大意味著臺階越陡峭。研究證實具有高且陡峭的生長臺階有助于增強位錯轉換效率，削弱位錯沿垂直于生長面方向繼承和傳輸的能力[69-70]。為了提高生長臺階高度，增強位錯轉換效果，一系列調控手段被相繼提出，包括不限于：選用具有高偏軸角度的籽晶Si面作為生長面、在Si助溶劑中加入Ti或Cr元素或是在Si0.6Cr0.4體系的基礎上添加Fe、V、Ni、Ti、Nb和Mn元素，尤其是Nb和Mn、調控溶液流速和流向及提高生長界面過飽和度等。但過度發育的宏觀臺階容易誘導溝槽缺陷的產生并夾雜嚴重的溶劑包裹，甚至造成大量位錯的新增。Matani等指出當宏觀臺階高度在6~8μm時，TSD缺陷的轉換率超過80%，然而當臺階高度在3~5μm時，夾雜有溶劑包裹的溝槽缺陷出現的概率大幅增加。因此，需嚴格調控臺階高度以平衡位錯轉換效率與宏觀缺陷產生。此外，采用兩步法和雜化法對于降低位錯密度、提升晶體品質也是有效的措施[46,76]。Murayama等基于TSSG技術并利用兩步法制備了具有極低位錯密度的4H-SiC晶體，其中TSD、TED和BPD分別為11cm-2，385cm-2和28cm-2。然而，由于TSD作為螺旋臺階源，極低的TSD密度將難以維持晶型穩定并可能誘導其他缺陷的產生。Murayama等通過對籽晶結構進行重新設計并優化了熱場分布，實現了具有低位錯密度的單一4H-SiC晶型制備。增大SiC晶體直徑可以顯著地降低單個器件的制造成本。相比于6英寸，8英寸晶體可多切近90%數量的芯片且邊緣浪費可降低7%，器件成本預計可降低20%~35%。眾所周知，利用PVT法進行SiC晶體擴徑生長是極其困難的，需要精準調控生長界面附近的熱場和流場分布，否則容易導致晶體外圍出現多晶生長或開裂并誘發各種缺陷，且迭代周期長，以年為單位。TSSG法在大尺寸晶體制備方面有著先天優勢，可利用放肩技術實現晶體擴徑生長。日本豐田公司Daikoku等利用彎月面控制技術并通過調節彎月面高度來改變生長角度，進而實現晶體直徑的可控生長且擴徑區域的結晶質量很高，幾乎無位錯缺陷，如圖5(a)~(c)所示。彎月面高度將直接影響生長界面附近熱量的耗散程度，隨著高度的增加，位于生長界面附近的結晶潛熱通過輻射方式被快速消除，進而造成該區域的過飽和度提高并加快晶體生長，如圖5(d)所示。在實際的晶體生長過程中，受溶液揮發、坩堝刻蝕及提拉速率與結晶速率失配等影響，彎月面高度難以維持在一個相對平穩的區間，容易誘導多晶生長。為克服液面下降引起的彎月面高度增加的問題，可在長晶過程中有針對性地下移籽晶托或上移坩堝，以盡可能維持彎月面高度恒定，增強生長界面的穩定性。
通常，鋁（Al）摻雜通過占據硅（Si）格位實現p型SiC襯底制備，而氮（N）摻雜通過占據碳（C）格位實現n型SiC襯底制備[75,78-79]。為了獲得低電阻率的n型4H-SiC單晶襯底，增強N原子進入晶格并占據C格位的能力是十分關鍵的。在競位效應的作用下，降低溶液中的碳濃度有助于增強N摻雜效果，且相比于Si面，籽晶C面更有助于實現高濃度摻雜[78]。Komatsu等[72]指出在Si0.6Cr0.4體系中加入Ti可以提高N摻雜效果，這是因為Ti對N具有很高的親和力，增強了溶液對N的溶解度。目前利用溶液法制備SiC晶體可實現的最高摻雜濃度為1.1×1020cm-3，對應的電阻率達0.003Ω﹒cm，已優于傳統PVT法所制備的n型SiC晶體的電學性能，達到了N在4H-SiC晶體中的固溶度極限。但為了避免高摻雜引起的堆垛層錯和3C-SiC多型增殖，晶體內的N摻雜濃度需嚴格控制在3×1019cm-3以內，且對應的最低電阻率為0.01Ω·cm[78]。為克服過高氮摻雜濃度引起的各種缺陷，可適當地引入Al元素加以修飾[80-81]。Komatsu等[25]采用Si0.57Cr0.4Al0.01Sn0.02體系，在生長氛圍N2/（He/H2）為0.9vol%時所生長的n型4H-SiC晶體的電阻率為12mΩcm，與市銷的低電阻率n型4H-SiC晶片（~20mΩcm）相當甚至更低。SiC功率器件在用作n溝道而不是p溝道時往往表現出更好的性能，但該類器件需要在低電阻率、高品質的p型襯底上外延生長，而目前商用的p型4H-SiC襯底具有相對較高的電阻率（約2.5Ω﹒cm）且質量有待進一步提升[13]。通常，利用PVT法制備p型SiC襯底時需加入Al4C3來提供Al源并通過調控Al蒸汽分壓來改變摻雜濃度。但由于Al源在高溫環境下具有高的飽和蒸汽壓特性，導致晶體中的Al摻雜濃度極不均勻，難以獲得持續穩定的p型摻雜并容易誘導多型夾雜缺陷的產生[82]。考慮到溶液法生長SiC晶體所需要的溫度和溫度梯度較小，有助于抑制Al組分的過度揮發，進而有效地提高晶體內部摻雜均一性。2014年，Shirai等基于Si-Cr-Al體系，利用溶液法成功生長了低電阻率（35mΩ﹒cm）的p型4H-SiC晶體且對應的Al摻雜濃度為10%（原子數分數），比目前商用的p型SiC襯底的電阻率低了兩個數量級。
國內領先的快速退火爐RTP半導體設備廠商,擁有先進的控溫技術,數十項專利證書,快速退火爐,RTA,RTP,合金爐,RTO,快速退火爐RTP,國產快速退火爐,自主研發,快速退火工藝,半導體設備,芯片退火設備,碳化硅退火,氮化鎵退火,離子注入退火,晶圓快速退火,硅片快速退火,ast2800,mattson,allwin21,AG退火爐,jetfirst,unitemp,IC,集成電路,SIC,化合物,4寸,6寸,8寸,12寸,第三代半導體,屹唐,北方華創
